Zephyrnet-logo

Chiplet Interconnect-uitdagingen en -standaarden - Semiwiki

Datum:

Al tientallen jaren zie ik de ongelooflijke groei van SoC's in termen van matrijsgrootte, aantal transistors, frequentie en complexiteit. In plaats van alle systeemcomplexiteit in één enkele, monolithische chip te plaatsen, zijn er nu dwingende redenen om een ​​multi-chipbenadering te gebruiken, bijvoorbeeld wanneer de maximale limiet voor de grootte van de chip is bereikt, of het is kosteneffectiever om twee of meer kleinere chiplets te gebruiken ontworpen in een verscheidenheid aan technologieknooppunten. Het volgen van het multi-die-systeempad introduceert nieuwe chiplet-interconnectie-uitdagingen:

  • Betrouwbare connectiviteit
  • Hoge bandbreedte
  • Laag vermogen
  • Lage latency
  • Standaarden ondersteunen

Gelukkig voor de industrie is er een collectieve inspanning geweest om normen te ontwikkelen, en de Universele Chiplet Interconnect Express™ (UCIe™) heeft aan populariteit gewonnen door integratie op pakketniveau mogelijk te maken via een die-to-die-interconnectie samen met een connectiviteitsprotocol, zodat meerdere leveranciers een ecosysteem kunnen laten groeien door middel van interoperabiliteit. UCIe omvat drie stapellagen en de PHY-laag definieert de elektrische interface.

Synopsys is geweest IP leveren al vele jaren in vele domeinen, zoals: Interface, Foundation, Processor, Security, Analog, Subsystems. Ze hebben zich ook aangesloten bij het UCIe Consortium en hebben bijgedragen aan de specificatie van de standaard. Er is een UCIe PHY IP van Synopsys, samen met een IP van de UCIe-controller en verificatie IP.

Meerdere matrijzen IP min
Synopsys Multi-die IP

In maart 2023 kondigde Synopsys aan dat hun UCIe PHY IP een tape-out had op de TSMC N3E proces knooppunt.

Voor betrouwbare connectiviteit heeft de UCIe-standaard tot 8 reservepennen per richting, waardoor de functionele koppelingen kunnen worden gerepareerd.

schakelreparaties min
Link reparaties

Variaties in de die-to-die-interfacesignalen worden bewaakt door Signal Integrity Monitors (SIM), waarna de Monitoring, Test en Repair-controller de gezondheid van het multi-die-systeem kan bepalen voor voorspellend onderhoud van de links. Synopsys heeft de Beheer van de levenscyclus van silicium tools om de UCIe-interface te bewaken terwijl deze in werking is, waarbij zachte of harde fouten worden gedetecteerd.

MTR min
Synopsys Monitoring, Test en Repair (MTR)-controller

Bandbreedte voor UCIe met behulp van de Synopsys PHY IP is tot 5Tbps/mm efficiëntie. De Controller IP ondersteunt zowel streamingprotocollen als PCI Express- en CXL-protocollen, waardoor veilige gegevens met lage latentie worden geleverd.

Het op de hoogte brengen van de UCIe-specificatie kost kostbare engineeringtijd, dus het hergebruiken van IP-protocolverificatie zal uw team kostbare time-to-market besparen. Verificatie IP die op een softwaresimulator draait, biedt een goed begin, en voegt vervolgens hardware-emulatie toe Synopsie ZeBu en prototypen met Synopsie HAPS Platform biedt meer tijdsbesparing om de software van het hele systeem te debuggen.

Het routeren van de UCIe-signalen tussen dies wordt geautomatiseerd door de Synopsys 3DIC-compiler tool, en het werkt voor 2.5D-chiplets.

Samengevat

Systeemingenieurs moeten tegenwoordig nog steeds kiezen tussen twee benaderingen voor implementatie, de traditionele single-chip SoC of het multi-die-systeem. EDA-leveranciers zoals Synopsys automatiseren al lang de EDA-taken voor een single-chip SoC, en ze hebben hun automatisering ook uitgebreid naar het rijk van 2.5D door nieuwe EDA-tools, verificatie en IP voor multi-die-systemen te ontwikkelen.

De interconnectie-uitdagingen van multi-die-systemen zijn aangepakt door middel van standaardisatie-inspanningen zoals UCIe, waardoor de risico's voor nieuwe projecten die op chiplet gebaseerde systemen overwegen, worden verlaagd. Synopsys is een van de weinige EDA- en IP-leveranciers met zo'n brede ondersteuning van multi-die-systemen.

Gerelateerde blogs

Deel dit bericht via:

spot_img

Laatste intelligentie

spot_img