Wei 박사는 2020년부터 Easy-Logic의 CEO 겸 CTO로 재직했습니다. 이 직책 이전에 Wei 박사는 2014년부터 CTO로 재직하면서 EasyECO의 핵심 알고리즘과 도구 구조를 구축했습니다. CEO로서 Dr. Wei는 강력한 회사 인프라를 구축하는 데 중점을 둡니다. CTO 역할에서 그는 전략적 ASIC 설계 고객과 인터페이스하고 EasyECO의 기술을 새로운 산업 요구에 원활하게 맞추기 위한 현장 지원 노력을 이끌고 있습니다. Wei는 박사 학위를 취득하기 전에 Agate Logic에서 FPGA P&R 알고리즘 개발자로 근무했습니다.
Wei 박사는 홍콩 중문 대학교에서 컴퓨터 공학 박사 학위를, 칭화 대학교에서 컴퓨터 과학 및 기술 석사 및 학사 학위를 받았습니다.
Easy-Logic에 대해 알려주세요.
Easy-Logic은 2014년에 홍콩 중문 대학교의 지도교수와 함께 박사 졸업생 그룹에 의해 설립되었습니다. 학교에 있는 동안 그들은 ASIC 디자인 산업을 위한 EDA 솔루션을 분석하고 기능적 ECO 수요가 놀라운 속도로 증가하고 있음을 깨달았지만 EDA 산업은 이에 반응하지 않았습니다.
그들은 연구에서 개발된 기능적 ECO 관련 알고리즘을 사용하여 ICCAD 국제 컨퍼런스의 CAD 대회에 참가했으며, 3년 연속 세계 챔피언(2012-2014)을 수상했습니다. 언급할 가치가 있는 것은 2012년 대회 주제가 Cadence에서 제공한 기능적 ECO였습니다. 그들의 알고리즘은 다른 경쟁자보다 두 배나 뛰어났습니다.
필요한 제품 개발 전문 지식의 강력한 조합을 통해 Easy-Logic은 ASIC 프로젝트 팀이 상당히 낮은 전체 비용으로 기능적 ECO에 신속하게 대응할 수 있도록 하는 과정을 설정했습니다.
2018년 EasyECO 제품이 처음 선보인 후 디자인 업계의 긍정적인 반응은 젊은 창업가들을 놀라게 했습니다. 고객 평가 요청의 수가 스타트업을 압도했고 Easy-Logic은 빠르게 EDA 업계의 떠오르는 별이 되었습니다. 현재 고객 기반은 아시아와 북미 전역으로 확장되어 있으며, 그 중에는 세계 최고의 반도체 공급업체가 많이 있습니다.
어떤 문제를 해결하고 있습니까?
Easy-Logic Technology는 ASIC 설계의 기능적 ECO 문제에 대한 솔루션 제공업체입니다.
칩 기능을 수정하거나 수정하는 RTL 코드가 변경되면 기능적 ECO 요구 사항이 발생합니다. 기능적 ECO는 패치된 회로의 논리 기능이 수정된 RTL과 일치하도록 기존 설계(예: 사전 레이아웃, 셀 라우팅 또는 사후 마스크)에 작은 패치만 삽입하는 것을 의미합니다. 목적은 전체 디자인을 다시 회전하지 않고 RTL 변경을 신속하게 구현하는 것입니다.
디자인 팀은 디자인 프로세스의 모든 단계에서 기능적 ECO 요청을 받을 수 있습니다.
설계 단계에 따라 필요한 RTL 변경은 다중 클록 도메인 및 저전력 설계 규칙, DFT 테스트 적용 범위 요구 사항, 레이아웃 변경의 물리적 제한, 궁극적으로 금속 변경 및 타이밍 폐쇄와 같은 설계 제약 조건을 통해 파문을 일으킵니다. RTL 변경의 복잡성과 레이아웃 ECO의 성공 사이에는 신뢰할 수 있는 상관관계가 없습니다. RTL 변경이 간단해 보이지만 ECO 실패는 프로젝트 재조정을 의미합니다.
시장을 선도하는 EDA 도구가 아직 까다로운 ECO 문제를 효과적으로 해결할 수 없기 때문에 현재 대부분의 IC 설계 회사는 여전히 기능적 ECO에 많은 수동 작업을 투자해야 합니다. 위에서 언급한 각 설계 수정에는 숙련된 엔지니어가 RTL 변경의 특성과 ASIC 설계의 특성을 기반으로 문제를 단속해야 합니다.
Easylogic ECO의 자동 설계 흐름은 설계 팀의 기능적 ECO 문제를 효율적으로 해결합니다.
가장 강력한 응용 분야는 무엇입니까?
거의 모든 ASIC 설계에는 기능적 ECO가 필요하지만 각기 다른 애플리케이션에는 고유한 ECO 과제가 있습니다. 다행히도 EasylogicECO는 모든 문제를 처리할 수 있도록 구성되어 있습니다.
예를 들어,
- HPC는 넷리스트와 RTL 구조 사이의 차이가 더 커져 ECO 알고리즘에 더 큰 문제가 되는 심층 최적화에 대한 문제가 있습니다.
- AI 칩은 상당한 양의 산술 논리로 구성되어 있으며 산술 논리 ECO를 위한 특수 알고리즘이 필요합니다.
- 자동차 영역은 테스트 범위가 중요하기 때문에 스캔 체인 고정에 문제가 있습니다.
- 패널 컨트롤러와 같은 소비자 제품은 제품이 다목적이어야 하고 자주 수정되어야 하기 때문에 후속 기능 ECO를 채택하는 데 어려움이 있습니다.
EasylogicECO의 핵심 최적화 알고리즘은 일반 알고리즘 위에 모든 일반 최적화의 토대를 마련합니다. 각 특정 애플리케이션 시나리오에 맞게 설계된 알고리즘을 통해 애플리케이션 문제를 자동으로 식별하고 처리할 수 있습니다.
고객을 밤에 깨우게 하는 것은 무엇입니까?
앞서 언급했듯이 기능적 ECO의 성공에 대한 보장은 없으며 기능적 ECO 작업이 실패할 때마다 프로젝트가 몇 주에서 몇 달로 지연됩니다. 테이프 아웃 단계에 가까워질수록 성공을 달성하는 데 더 큰 어려움이 따릅니다. 디자인이 테이프 아웃에 가까워졌을 때 다시 돌리면 제품이 망가질 수도 있으므로 가장 짧은 ECO 처리 시간 내에 ECO 작업의 성공에 대한 엄청난 압력으로 인해 때때로 디자이너는 한계에 부딪히게 됩니다.
기능성 ECO는 결코 단순한 작업이 아닙니다. 그 중요성은 업계의 합의가 되었지만 오늘날까지 주요 EDA 회사는 여전히 만족스러운 솔루션을 제공하지 못했습니다. ECO 작업이 성공할 수 있는지에 대한 끊임없는 불확실성은 극도로 스트레스입니다.
경쟁 구도는 어떤 모습이며 어떻게 차별화합니까?
주요 EDA 벤더가 제공하는 솔루션으로는 작업을 효율적으로 수행할 수 없기 때문에 대부분의 ASIC 설계 회사는 여전히 복잡한 기능적 ECO 케이스에 많은 인력을 투자해야 합니다.
Easy-Logic은 기능적인 ECO 환경에서 새롭게 등장한 제품입니다. Easy-Logic의 주력 제품인 EasylogicECO는 특허받은 최적화 알고리즘을 배포하여
- 가장 작은 ECO 패치
- 복잡한 사례를 해결하는 가장 쉬운 도구
- ECO 설계 변경의 깊이를 해결하기 위한 가장 적합한 도구 흐름
이는 EasylogicECO를 다른 솔루션과 차별화합니다.
어떤 새로운 기능을 작업 중인가요?
기능적 ECO에는 완전한 설계 흐름/도구 체인이 필요합니다. Functional ECO에 이어 DFT ECO, PR ECO, Timing ECO, Metal ECO도 필요합니다. 현재 이러한 모든 요구 사항에 사용할 수 있는 완벽한 솔루션은 없습니다. Easy-Logic은 고객이 RTL 변경에서 GDS2 변경으로 쉽게 이동할 수 있도록 완전한 기능적 ECO 프로세스를 위한 도구 체인을 개발하기 위해 최선을 다하고 있습니다.
고객은 일반적으로 Easy-Logic에 어떻게 참여합니까?
가장 쉬운 방법은 다음을 통해 Easy-Logic 고객 대응 팀에 이메일을 보내는 것입니다. 문의하기 Easy-Logic 웹사이트에서 양식을 작성하십시오. Easy-Logic 현장 팀이 발신자에게 곧 연락을 드릴 것입니다.
이제 여행이 열리므로 Easy-Logic은 많은 컨퍼런스 이벤트에 등장할 예정이며 다음 이벤트는 샌프란시스코에서 열리는 DAC 2023입니다. 자세한 솔루션 논의를 위해 이벤트 전에 약속을 잡거나 그냥 들러주십시오.
또한 읽기 :
CEO 인터뷰: IROC Technologies의 Issam Nofal
CEO 인터뷰: Mobiveil의 Ravi Thummarukudy
Russell Mohn과 함께 저전력 IoT 장치 개발
다음을 통해이 게시물 공유 :
- SEO 기반 콘텐츠 및 PR 배포. 오늘 증폭하십시오.
- EVM 금융. 탈중앙화 금융을 위한 통합 인터페이스. 여기에서 액세스하십시오.
- 퀀텀미디어그룹. IR/PR 증폭. 여기에서 액세스하십시오.
- PlatoAiStream. Web3 데이터 인텔리전스. 지식 증폭. 여기에서 액세스하십시오.
- 출처: https://semiwiki.com/eda/330091-ceo-interview-dr-sean-wei-of-easy-logic/
