3D IC 기술 개발은 무어의 법칙 혜택의 둔화가 논의 주제가 되기 훨씬 전에 시작되었습니다. 이 기술은 원래 고대역폭 버스를 사용하여 기능 블록을 쌓는 데 활용되었습니다. 메모리 제조업체 및 기타 IDM은 일반적으로 초기에 이 기술을 활용했습니다. 기술 자체가 이러한 목적으로만 사용을 제한하지 않기 때문에 이 기술에 대한 더 광범위한 매력과 잠재력이 항상 있었습니다.
수년에 걸쳐 3D IC 기술은 참신한 단계에서 확립된 주류 제조 기술로 발전했습니다. 그리고 EDA 업계는 3D IC 경로를 따르는 제품을 설계하는 데 도움이 되는 많은 도구와 기술을 도입했습니다. 최근에는 복잡한 SoC 구현에서 성능/비용 목표의 균형을 맞추기 위해 3D IC 기술을 활용하기 시작했습니다.
무어의 법칙의 둔화는 SoC를 구현하는 칩렛 방식의 주요 동인이 되었습니다. Chiplet은 다른 chiplet 및 전체 크기 IC와 함께 패키지 내에서 작동하도록 특별히 설계되고 최적화된 소형 IC입니다. 더 많은 회사들이 각 칩렛의 기능에 최적인 서로 다른 프로세스 노드에 구현된 IC 및 칩렛의 3D 적층으로 눈을 돌리고 있습니다. 설계자는 동일한 패키지 내의 실리콘 인터포저에서 고대역폭 메모리와 같은 3D 메모리 스택을 결합할 수도 있습니다. 3D IC 구현은 칩렛 채택 물결의 주요 수혜자가 될 것입니다..
새로운 기능이 주류를 이룰 준비가 되면 대량 채택의 성공 여부는 솔루션을 얼마나 쉽고 빠르고 효과적이고 효율적으로 제공할 수 있는지에 달려 있습니다. 3D IC 제조 기술이 주류가 되었지만 성공적인 이기종 3D IC 구현을 위한 몇 가지 기본 요소가 있습니다. Siemens EDA는 최근 Keith Felton이 저술한 이 주제에 대한 eBook을 출판했습니다.
이 게시물은 eBook의 몇 가지 중요한 사항을 강조합니다. 후속 게시물에서는 3D IC 설계를 구현할 때 최적의 결과를 얻기 위한 방법론 및 작업 흐름 권장 사항을 다룰 것입니다.
성공적인 이기종 3D IC 구현을 위한 기본 인에이블러
좋은 디자인 방법론에는 항상 디자인 프로세스 초기에 고려하고 해결하기 위해 다운스트림 효과에 대한 예측이 포함됩니다. 이것은 모놀리식 설계에 중요하지만 3D IC를 설계할 때는 가장 중요합니다.
시스템 공동 최적화(STCO) 접근 방식
이 접근 방식에는 아키텍처 수준에서 시작하여 기능 요구 사항 및 폼 팩터 제약 조건에 따라 시스템을 다양한 칩렛 및 패키지 다이로 분할하는 작업이 포함됩니다. 이 단계 후에 RTL 또는 기능 모델이 생성됩니다. 그 다음에는 진행 중인 성능 모델링으로 지원되는 세부 레이아웃에 이르기까지 물리적 평면 계획 및 유효성 검사가 이어집니다.
STCO 요소는 이미 여러 Siemens EDA 도구에 존재하므로 엔지니어는 라우팅 가능성, 전력, 열 및 제조 가능성의 예측 다운스트림 효과 맥락에서 설계 결정을 평가할 수 있습니다. 예측 모델링은 다운스트림 성능에 대한 초기 통찰력을 얻기 위해 물리적 계획 중에 Siemens EDA 모델링 도구를 활용하는 STCO 방법론의 기본 구성 요소입니다.
설계 기반에서 시스템 기반 최적화로의 전환
3D IC 설계에는 모든 도메인 간 콘텐츠의 가시성 및 상호 운용성과 함께 설계 및 통합 프로세스 전반에 걸쳐 일관된 시스템 표현이 필요합니다. 이를 위해서는 초기 계획에서 구현, 설계 사인오프 및 제조 핸드오프에 이르기까지 전체 시스템 관점에서 수행할 수 있는 도구와 방법론이 필요합니다.
공급망 및 도구 생태계 확장
3D IC 설계 노력은 업계에서 익숙한 것보다 더 높은 수준의 도구 상호 운용성과 개방성을 요구합니다. 다중 공급업체 및/또는 다중 도구 환경에서 설계 콘텐츠 공유 및 업데이트가 지원되어야 합니다. 이로 인해 시스템의 여러 부분이 예상대로 함께 작동하도록 설계 프로세스 전반에 걸쳐 어셈블리 수준 검증에 대한 요구가 더 커집니다.
여러 도메인에서 디자인 리소스 균형 조정
STCO는 모든 영역에서 리소스의 이상적인 균형을 이루고 최적의 제품 구성을 도출하기 위한 3D IC 솔루션 공간의 탐색을 용이하게 합니다. 초기 관점은 리소스 할당에 대한 더 나은 엔지니어링 결정을 가능하게 하여 더 높은 성능과 더 비용 효율적인 제품을 만듭니다.
다양한 팀의 긴밀한 통합
3D IC 설계 내에서 여러 ASIC, 칩렛, 메모리 및 인터포저의 설계, 검증 및 통합을 지원하려면 새로운 설계 흐름이 필요합니다. 실리콘, 패키징 및 PCB 팀은 시스템, RTL 및 ASIC 설계 프로세스와의 더욱 긴밀한 통합을 필요로 하는 글로벌화 가능성이 높습니다.
Siemens EDA 3D IC 혁신에 대한 자세한 내용은 Siemens EDA에서 발행한 eBook 다운로드.
Siemens 이기종 3D IC 솔루션에는 강력한 기능이 포함되어 있지만 이러한 기능의 완전한 이점은 사용하는 구현 방법론에 달려 있습니다. 차별화, 수익성 및 시장 출시 시간 이점을 제공하는 3D IC 제품 설계는 후속 블로그의 주제가 될 것입니다.
또한 읽기 :
#59DAC에서 Siemens EDA를 사용한 클라우드의 EDA
Calibre, Google 및 AMD는 #59DAC에서 Surge Compute에 대해 이야기합니다.
다음을 통해이 게시물 공유 :
