검증 IP로 CXL 3.0 설계 가속화 - Plato Data Intelligence

CXL(Computer Express Link) 표준의 버전 2.0이 새로운 디자인으로 만들어지고 있지만 차세대 버전 3.0이 승인되었으며 이제 디자이너가 새 표준의 성능을 충족하는 데 필요한 새로운 실리콘 및 펌웨어를 구현할 준비가 되었습니다. 명세서. 개방형 산업 표준 상호 연결인 CXL은 프로세서, 메모리 확장 및 가속기를 위한 산업 지원 캐시 코히런트 상호 연결을 정의합니다. (CXL 표준에 대한 자세한 내용은 CXL 컨소시엄 웹사이트를 확인하세요. www.computeexpresslink.org.)

CXL 컨소시엄은 기업이 새로운 사용 모델에 획기적인 성능을 제공할 수 있도록 하는 기술 사양을 개발하기 위해 만들어진 개방형 산업 표준 그룹입니다. 또한 데이터 센터 가속기 및 기타 고속 향상을 위한 개방형 에코시스템을 지원할 수 있는 이 표준은 호스트 프로세서와 가속기, 메모리 버퍼 및 스마트 I와 같은 장치 간의 고대역폭, 저지연 연결을 사용하여 일관성 및 메모리 의미론을 제공합니다. /O 장치. 업데이트된 표준(버전 3.0)은 동일한 대기 시간으로 대역폭을 두 배로 늘리는 등 다양한 고급 기능과 이점을 제공합니다(표 참조).

CXL 3.0을 구현해야 하는 새 칩의 설계 속도를 높이기 위해 Avery Design Systems는 CXL 3.0 설계의 첫 번째 물결에 대한 검증을 지원하는 검증 IP(VIP) 및 가상 플랫폼 솔루션을 개발했습니다. Avery의 영업/마케팅 부사장인 Chris Browy는 "우리는 서버 프로세서, 관리형 DRAM 및 SCM(스토리지 클래스 메모리) 버퍼, 스위치/리타이머, IP 회사의 주요 개발자가 증가하는 요구 사항을 신속하게 충족할 수 있도록 지원합니다. 2022년 이후의 CXL 데이터 센터 에코시스템. 주요 생태계 회사들과의 협력을 통해 Avery는 설계 및 검증 프로세스를 간소화하고 업계에서 CXL 표준의 신속한 채택을 촉진하는 동급 최강의 강력한 CXL 3.0 VIP 솔루션을 제공할 수 있습니다. 우리의 CXL 가상 플랫폼과 VIP 공동 시뮬레이션을 통해 Linux 환경에서 SoC의 완전한 CXL 시스템 수준 가동이 가능합니다.”

Avery는 CXL 호스트, 유형 6.0-3.0 장치, 스위치 및 리타이머용 PCIe® 1 및 CXL 3에 대한 모델, 프로토콜 검사 및 규정 준수 테스트 제품군을 포함하는 완전한 시스템 Verilog/UVM 검증 솔루션을 제공합니다. 검증 솔루션은 제한된 랜덤 트래픽 생성, 강력한 패킷, 링크 및 물리 계층 제어 및 오류 주입, 프로토콜 검사 및 적용 범위, 기능적 적용 범위, 디버깅을 위한 프로토콜 분석기 같은 기능, 및 성능 분석 메트릭. Avery VIP의 고급 기능 덕분에 엔지니어는 더 효율적으로 작업하고 더 복잡한 테스트를 개발하며 다중 경로, 다중 링크 솔루션과 같은 더 복잡한 토폴로지에서 작업할 수 있다고 Browy는 주장합니다. 회사의 컴플라이언스 테스트 제품군은 컴플라이언스 워크샵에서 사용되는 테스트와 Avery가 사양 기능을 다루기 위해 개발한 확장 테스트를 포함하여 효과적인 코어-스루-칩 레벨 테스트를 제공합니다.

VIP 제품군은 3.0 VIP 제품에 주요 CXL 2.0 업데이트를 추가합니다. 추가 사항 중 일부는 다음과 같습니다.

6.0GT/s용 PCIe 64 PHY를 사용하여 대역폭을 두 배로 늘립니다.
패브릭 기능
- 다중 헤드 및 패브릭 부착 장치
- 향상된 패브릭 관리
- 구성 가능한 세분화된 인프라

향상된 확장성 및 리소스 활용을 위한 향상된 기능
- 향상된 메모리 풀링
- 다단계 스위칭
- 장치에 의한 직접 메모리/ PXNUMXP 액세스
- 새로운 대칭 메모리 기능

VIP CXL 3.0 릴리스에 포함된 추가 기능은 다음과 같습니다.

패브릭 관리자를 지원하는 추가 CXL 스위치 에이전트
CXS를 통해 AMBA® CHI에서 CXL/PCIe까지 지원
레거시 PCIe, CXL 3.0, 2.0 또는 CXL 1.1(CXL 장치 유형 1-3 포함)을 위한 VIP의 동적 구성
CXL.IO, CXL.Cache, CXL.Mem 및 CXL 제어 패킷 간의 현실적인 트래픽 중재.
순수 PCIe 및 CXL 트래픽 모두에 대한 통합 사용자 애플리케이션 데이터 클래스.

위에서 언급한 CXL 3.0 지원 외에도 Avery는 최근 3.0 버전용으로 QEMU-CXL 가상 플랫폼에 대한 확장을 발표했습니다. 향상된 기능에는 CXL을 지원하는 최신 Linux 커널 5.19.8 및 메모리 풀링 프로비저닝, 재설정 및 Sx 상태에 ndctl을 사용하는 것과 같은 상호 운용성 테스트, 프로세서에서 HDM으로의 무작위 트래픽을 사용하는 Google stressapptest가 포함되어 현실감 있는 높은 작업 부하 상황을 생성합니다.

SoC RTL을 QEMU 개방형 소프트웨어 가상 머신 에뮬레이터 환경 rnel과 함께 시뮬레이션하면 소프트웨어 엔지니어가 기본적으로 맞춤형 펌웨어, 드라이버 및 애플리케이션을 개발하고 구축할 수 있습니다. 그런 다음 실제 SoC RTL 하드웨어 설계를 사용하여 포괄적인 시스템 수준 검증 프로세스의 일부로 변경하지 않고 실행할 수 있습니다. 보완적인 방식으로 하드웨어 엔지니어는 UEFI 및 OS 부팅 및 맞춤형 드라이버 초기화 시퀀스를 실행하여 SoC가 어떻게 작동하는지 평가할 수 있습니다. 또한 설계자는 실제 애플리케이션 워크로드를 실행하고 VIP의 CXL 프로토콜 인식 디버깅 기능을 활용하여 하드웨어와 관련된 모든 것을 효과적으로 조사할 수 있습니다. 문제.

“CXL 호환 VIP와 결합된 QEMU CXL 가상 플랫폼 및 VIP 공동 시뮬레이션은 Linux 환경에서 SoC의 완전한 CXL 시스템 수준 가동을 가능하게 합니다. 이러한 접근 방식을 통해 고객은 최신 표준을 지원하는 주류 상용 플랫폼이 없는 경우에도 새로운 CXL 3.0 설계 및 검증 문제를 해결할 수 있습니다.”라고 Avery의 영업/마케팅 부사장인 Chris Browy가 말했습니다.

VIP의 개발을 통해 Browy는 Avery가 시스템 및 SOC 설계 팀이 포괄적인 VIP 및 가상 플랫폼을 통해 극적인 기능 검증 생산성 향상을 달성할 수 있도록 한다고 생각합니다.

www.avery-design.com

cbrowy@avery-design.com