לוגו זפירנט

אימות CWEs של חומרה בעיצובי RTL שנוצרו על ידי GenAI

תאריך:

מאמר טכני חדש שכותרתו "הכל מלאכותי, פחות אינטליגנציה: GenAI דרך העדשה של אימות פורמלי" פורסם על ידי חוקרים ב-Infineon Technologies.

תַקצִיר
"עיצובי חומרה מודרניים הפכו יעילים ומורכבים יותר ויותר. עם זאת, לעתים קרובות הם רגישים לספירות חולשה נפוצות (CWEs). מאמר זה מתמקד באימות הפורמלי של CWEs במערך נתונים של עיצובי חומרה שנכתבו ב-SystemVerilog מ-Regenerative Artificial Intelligence (AI) המופעל על ידי מודלים של שפה גדולה (LLMs). החלטנו אימות רשמי כדי לסווג כל עיצוב חומרה כפגיע או ללא CWE. מערך נתונים זה נוצר על ידי 4 LLMs שונים וכולל סט עיצובים ייחודי עבור כל אחד מ-10 CWEs שאנו ממקדים במאמר שלנו. קישרנו את הפגיעויות שזוהו למספרי CWE עבור מערך נתונים של 60,000 קודים של SystemVerilog Register Transfer Level (RTL) שנוצרו. כמו כן, נמצא שרוב ה-LLMs אינם מודעים ל-CWEs של חומרה; לפיכך הם בדרך כלל אינם נחשבים בעת יצירת קוד החומרה. המחקר שלנו מגלה שכ-60% מתכנוני החומרה שנוצרו על ידי LLMs נוטים ל-CWE, מהווים סיכוני בטיחות ואבטחה פוטנציאליים. מערך הנתונים יכול להיות אידיאלי לאימון LLMs ואלגוריתמים של Machine Learning (ML) כדי להימנע מיצירת עיצובי חומרה המועדים ל-CWE."

מצא את הטכני נייר כאן. פורסם במרץ 2024.

Gadde, Deepak Narayan, Aman Kumar, Thomas Nalapat, Evgenii Rezunov ו-Fabio Cappellini. "הכל מלאכותי, פחות אינטליגנציה: GenAI דרך עדשת האימות הפורמלי." (2024).arXiv:2403.16750v1

ספוט_ימג

המודיעין האחרון

ספוט_ימג