Risorse di calcolo ampiamente disponibili e quasi illimitate, insieme alla disponibilità di algoritmi sofisticati, stanno aprendo la porta ai test adattivi. Ma la velocità con cui verrà adottato questo approccio di test continuerà a variare a causa delle persistenti preoccupazioni sulla condivisione dei dati e sul potenziale furto di proprietà intellettuale e fuga di dati.

Il test adattivo consiste nell'apportare modifiche tempestive a un programma di test utilizzando i dati di test più altri input per migliorare la qualità o il costo di ciascun dispositivo sotto test (DUT). Al centro ci sono vari metodi che modificano le condizioni di test di produzione, il contenuto dei test o i limiti dei test per aumentare la qualità e l'affidabilità in uscita dei dispositivi a semiconduttore. L'idea di base è applicare solo il giusto contenuto di test al dispositivo, prendendo i dati generati dal tester, dai sensori integrati o dai dati rilevanti dei passaggi precedenti per prevedere le esigenze di test. È possibile aggiungere test per garantire che le parti rischiose soddisfino i requisiti di affidabilità o eliminarli quando non vengono rilevati guasti.

“Lo screening anomalo per lo screening dell’affidabilità, sorto per la prima volta negli anni 2000 per i dispositivi automobilistici, è ancora considerato il driver di base per i test adattivi”, ha affermato John Carulli, membro del PostFab Development Center di GlobalFoundries. “Il test adattivo a livello di wafer è il più sfruttato e il più semplice da implementare nel contesto della post-elaborazione. Con i software e i sistemi dati più recenti, ci sono maggiori opportunità di fornire dati per prendere decisioni sugli inserimenti operativi di wafer e moduli, nonché sui test di sistema”.

Sebbene oggi i test adattivi vengano utilizzati nelle strutture di test, sfruttando algoritmi basati sull'apprendimento automatico e analisi dei dati per migliorare la qualità dei dispositivi, ciò avviene in gran parte in modalità offline.

"Il test adattivo avviene attorno a una popolazione di dati", ha affermato Greg Prewitt, direttore di Exensio Solutions presso Soluzioni PDF. "Le persone in genere esaminano i dati di caratterizzazione e esaminano l'enorme quantità di dati di produzione raccolti fino ad oggi, esaminano i test che non falliscono mai e utilizzando un buon giudizio ingegneristico e dicono: "Mi sento a mio agio nell'effettuare questo test per questo dispositivo." I programmi di test vengono rivisti e dovresti semplicemente omettere alcuni test per ottenere una riduzione adattiva del tempo di test (ATTR).”

Gli ostacoli tecnici legati all’implementazione dei test adattivi sembrano superabili. Il vero problema è la complessità intrinseca della logistica. "Gran parte della complessità dei test adattivi risiede nell'orchestrazione e nella gestione del processo di consegna dei dati nel posto giusto al momento giusto", ha affermato Michael Schuldenfrei, ricercatore NI presso Emerson Test & Measurement. “Ad esempio, i dati dei test relativi all’ordinamento dei wafer possono essere sfruttati nel test finale per identificare la deriva parametrica attraverso una serie di parametri, presupponendo che le parti abbiano un identificatore di chip elettronico (ECID) o un altro metodo di tracciabilità. Ciò richiede che i dati storici siano resi disponibili al programma di test in tempo reale, senza subire perdite durante il test”.

Schuldenfrei ha osservato che le sfide più difficili del settore sono associate alla sua infrastruttura altamente disaggregata. “Ciò è particolarmente impegnativo quando lo smistamento dei wafer e il test finale avvengono in strutture diverse, richiedendo un’orchestrazione sicura e affidabile dello spostamento dei dati tra le strutture”.

La condivisione è la cura
Rendere disponibili i dati necessari dove e quando servono è oggi un enorme ostacolo ed è principalmente il risultato del modello della fonderia fabless. "La sicurezza dei dati è una grande preoccupazione per i test adattivi, in particolare nella produzione disaggregata e nei flussi di test in cui il proprietario del dispositivo e il partner di produzione sono aziende diverse", ha affermato Ken Butler, Strategic Content Business Manager presso L'America più avvantaggiata.  “Quando dati e applicazioni devono essere condivisi oltre i confini aziendali, la sicurezza di tali informazioni è fondamentale. La soluzione ACS Real-Time Data Infrastructure (RTDI) di Advantest ha numerose funzionalità per garantire che i dati possano essere condivisi in modo sicuro per realizzare flussi di test adattivi e inferenze in tempo reale senza esporre i dati proprietari a entità non autorizzate”.

Fig. 1: L'infrastruttura dati per test adattivi in ​​tempo reale a qualsiasi inserimento di test protegge i dati di test sviluppati, il programma di test e l'analisi dei dati di terze parti. Fonte: Advantest

La condivisione sicura dei dati inizia con una crittografia significativa. "Utilizziamo molta crittografia per spostare le informazioni, ma l'architettura del sistema stesso è fisicamente sicura, nel senso che non c'è tastiera collegata alla piattaforma di elaborazione, non sono consentite chiavette USB ed è in una scatola chiusa a chiave per impedirne l'accesso. ", ha detto Butler. "E alla fine del processo di test, tutto viene cancellato in modo che i dati scompaiano e non vi sia alcuna conservazione da parte delle persone che possono recuperarli dal retro."

Tuttavia, quando si tratta di condividere i dati nel test dalla progettazione alla produzione, o anche di testare i dati sul campo, è necessario più lavoro per contestualizzare i dati per i vari utenti. "La disponibilità dei dati è probabilmente ancora un elemento chiave su cui dobbiamo trovare un accordo", ha affermato Eli Roth, product manager della produzione intelligente presso Teradina. Gli ingegneri hanno bisogno del contesto di un wafer per ridurre in modo efficiente i costi dei test. "In particolare, il contesto dei dati di test a volte non ha senso per le persone a monte e a valle."

La definizione di protocolli di condivisione dei dati è un obiettivo chiave dello Smart AI Industry Advisory Council di SEMI. "Questa è la sfida che stiamo affrontando ora", ha detto Roth. “Come possiamo rendere questi dati non solo disponibili, ma anche contestuali?”

Teradyne ha investito nella propria piattaforma informatica parallela, ponendo recentemente l'accento sul feed-back e feed-forward, ovvero sullo streaming di dati bidirezionale. "Sapendo che il test adattivo in tempo reale sta arrivando, ci concentriamo nel garantire che i dati che escono da un tester siano autentici, che non siano stati manipolati da nessuno e che non sia necessario eseguire qualche altro pezzo del software sul tester per estrarre correttamente i dati", ha affermato Roth. “Se sei fabless, i tuoi dispositivi funzionano sulla stessa linea di processo del tuo concorrente, quindi dov'è il tuo vantaggio competitivo? Sta nei dati. Quindi il nostro pensiero è quello di confezionare i dati in uno standard. È lo stesso per tutti i nostri tester. I dati sono strutturati allo stesso modo, convogliati in qualunque origine dati desideri. Quindi puoi tradurre tali dati in qualunque sia il tuo modello di dati, tramite uno standard, che è più efficiente rispetto al tentativo di creare nativamente tutte le diverse soluzioni per i test adattivi.

Le aziende utilizzano lo standard A4 TEMS SEMI esistente, una specifica per la messaggistica degli eventi dei tester automatizzati di apparecchiature di test per semiconduttori, che descrive questo protocollo di streaming dei dati e la struttura dei dati. [1] Tuttavia, questo standard non si estende al modo in cui i dati vengono archiviati o impacchettati. Utilizza un modello di abbonamento alla pubblicazione per mostrare i dati disponibili a cui gli utenti possono abbonarsi.

Migliori inserimenti per test adattivo
La maggior parte degli esperti del settore concorda sul fatto che il test adattivo può essere utilizzato e viene utilizzato in più inserimenti di test. In tutti i casi, prima vengono identificati i potenziali guasti, migliore è la qualità del dispositivo e l’efficacia della produzione.

"Abbiamo implementazioni per l'ordinamento dei wafer, il test finale, il burn-in e il test a livello di sistema", ha affermato Schuldenfrei di NI. “Nella selezione dei wafer, la riduzione dei tempi di test viene spesso utilizzata per aumentare l’efficienza dei test e ridurre i costi, riducendo al minimo il rischio di fughe dai test. Anche il test finale (del pacchetto) condivide lo stesso vantaggio, ma ci sono ragioni ancora più convincenti per utilizzare il test adattivo nel test finale. Durante l'ordinamento dei wafer, la post-elaborazione mediante algoritmi statistici o basati sull'intelligenza artificiale che riorganizzano i dispositivi (ad esempio, rilevamento dei valori anomali) può essere eseguita offline dopo che il wafer ha completato i test. I risultati di binning aggiornati dell'algoritmo possono essere applicati tramite la mappa wafer (digitale) senza inchiostro. Al contrario, nel test finale, la decisione finale sul binning del DUT deve avvenire prima che venga rimosso dallo zoccolo, rendendo necessario un processo decisionale in tempo reale”.

Le prime versioni dei test adattivi riguardavano la riduzione dei tempi di test. I test adattivi facilitano la riduzione dei tempi di test, inclusi meno stress test di burn-in. Ma per compiere progressi significativi dalla semplice riduzione dei tempi di test alla modellazione offline basata su ML e miglioramenti della qualità su larga scala, l’ecosistema e le pratiche di condivisione dei dati devono cambiare.

La maggior parte dei nostri clienti non parla più di DPPM e nemmeno di DPPB”, ha affermato Schuldenfrei. “Qualsiasi fuga di prova è considerata estremamente problematica. Esistono diverse applicazioni prevalenti del test adattivo oggi, tra cui la riduzione adattiva del tempo di test (ATTR), l'aumento adattivo del test, il rilevamento adattivo dei valori anomali e varie applicazioni adiacenti come il rilevamento della deriva che si basa sullo scambio di dati accurato e tempestivo tra il programma di test e un servizio esterno”.

L'esempio più comune di regolazione dei limiti del test adattivo è test medio parziale (PAT) e test medio dinamico delle parti (DPAT). Il PAT è un processo statistico che risale agli anni '1990 ed è stato aggiornato nel 2011 dall'Automotive Engineering Council (AEC). [1]  In questo processo, sulla base dei dati raccolti durante i test, è possibile modificare (solitamente restringere) i limiti delle specifiche per uno o più test in base al comportamento delle parti nel lotto sottoposto a test.  Questa regolazione viene eseguita per selezionare meglio i potenziali dispositivi anomali che rientrano tecnicamente nelle specifiche operative ma potrebbero essere a rischio di guasto precoce nell'applicazione finale.

"Sebbene PAT e DPAT forniscano ottimi servizi al settore da anni, con le capacità di elaborazione e analisi avanzate di oggi, esistono modi molto migliori per identificare i dispositivi a rischio riducendo contemporaneamente la quantità di perdita di rendimento associata a questa forma di screening", ha affermato Advantest Maggiordomo.

Fig. 2: I risultati del test sul consumo Iddq sono correlati al miglioramento della qualità rispetto al test medio della parte dinamica (sopra). L'algoritmo basato su ML (sotto) è migliore nell'identificare i veri valori anomali e nel produrre dispositivi. Fonte: sinossi

Un chip o SoC avanzato a segnale misto potrebbe impiegare un numero qualsiasi di sensori o monitor su chip. È pratica comune incorporare sensori in tutto lo stampo utilizzati per alterare le prestazioni e monitorare lo stato dello stampo, come oscillatori anulari, sensori di temperatura, sensori di invecchiamento e molti altri. ProteanTecs fornisce monitor su chip, chiamati agenti, oltre al software basato su cloud per correlare i dati di monitoraggio con l'analisi dei dati.

“I dati comuni dei sensori e delle misurazioni includono V_verbale, F_max, Iddq, Idd, oscillatori ad anello di processo, rilevatori di cadute IR, rilevatori di jitter, sensori termici: qualsiasi misurazione analogica in progetti analogici/a segnale misto/RF", ha affermato Carulli di GF. “Un tipico caso anomalo a livello di wafer potrebbe essere quello con V_verbale utilizzato con un algoritmo del residuo del vicino più vicino. Un caso tipico a livello di modulo potrebbe essere l'utilizzo di un modello bivariato per Iddq rispetto a F_max per individuare comportamenti anomali.

"Un caso più avanzato di Advantest prevedeva l'utilizzo del sistema ACS per migliorare un test di pre-distorsione digitale", ha affermato Carulli. "Gli input chiave sono stati scaricati sul sistema server adiacente per la modellazione e l'ottimizzazione, quindi le condizioni ottimizzate vengono rimandate al tester per ottenere risultati migliori."

Un altro esempio riguarda l’adattamento dei limiti dei test per migliorare la qualità del dispositivo. "Quando crei un dispositivo a semiconduttore, eseguirai diverse suddivisioni del processo, in cui l'ingegnere varia intenzionalmente il processo per identificare le prestazioni nel caso peggiore e nel caso migliore di quel dispositivo", ha affermato Butler. “Fisserò i miei limiti in base all'ampiezza del processo, ma la realtà è che la fabbrica cercherà di controllare strettamente il materiale il più possibile. Quindi è necessario raccogliere informazioni che indichino quanto restringere tali specifiche”.

Altri indicano evoluzioni simili. "Utilizziamo una variazione dell'approccio D-PAT tradizionale perché si basa semplicemente sulla popolazione dei risultati, che non fornisce una reale comprensione di ciò che accade all'interno dello stampo", ha affermato Guy Cortez presso Synopsys. La corrente di consumo Idd (vedere figura 2) ha dimostrato una correlazione con la resa e l'algoritmo derivato da questi dati fornisce un'identificazione superiore dei veri valori anomali senza sacrificare la resa, fenomeno noto come overkill.

Conclusione
I fornitori di ATE stanno costruendo infrastrutture per supportare l’uso di test adattivi in ​​tempo reale, incorporando metodi avanzati di rilevamento dei valori anomali e restringendo i limiti dei test per migliorare la qualità dei dispositivi. I sensori integrati stanno dimostrando di poter catturare il comportamento del singolo die e la modellazione avanzata è fornita da algoritmi basati su ML. Ma la logistica attorno ai test adattivi dipende dallo sviluppo da parte del settore di metodi standard per crittografare ed elaborare i dati critici, proteggendo al tempo stesso la proprietà intellettuale sia dei produttori di chip che delle aziende fabless.

Riferimenti

1. https://store-us.semi.org/products/a00400-semi-a4-specification-for-the-automated-test-equipment-tester-event-messaging-for-semiconductors-tems
2. Linee guida per il test parziale medio, Automotive Engineering Council, 2011, AEC_Q001_Rev_D.pdf.
3. Roadmap di integrazione eterogenea per semiconduttori, edizione 2023, cap. 17, Appendice A, Analisi dei dati, https://eps.ieee.org/images/files/HIR_2023/ch17/Ch17-9-A.pdf

Lettura correlata
Testare i circuiti integrati più velocemente, prima e meglio
Perché le celle di prova potrebbero diventare il centro informativo critico della fab.

• Distribuzione di contenuti basati su SEO e PR. Ricevi amplificazione oggi.
• PlatoData.Network Generativo verticale Ai. Potenzia te stesso. Accedi qui.
• PlatoAiStream. Intelligenza Web3. Conoscenza amplificata. Accedi qui.
• PlatoneESG. Carbonio, Tecnologia pulita, Energia, Ambiente, Solare, Gestione dei rifiuti. Accedi qui.
• Platone Salute. Intelligence sulle biotecnologie e sulle sperimentazioni cliniche. Accedi qui.
• Fonte: https://semiengineering.com/adaptive-test-ramps-for-data-intelligence-era/