यह क्वेंटन हॉल, औद्योगिक, वैज्ञानिक और चिकित्सा अनुप्रयोगों के लिए एआई सिस्टम आर्किटेक्ट की एक अतिथि पोस्ट है।
सैन जोस में XDF2019 में एआई डेमो हाइलाइट्स में से एक था, जो एक उच्च प्रदर्शन वाला इन्वेंशन डेमो एल्वेजिंग अल्वेओ था। यदि आप एल्वो और एमएल सूट से परिचित हैं, तो पहली नज़र में यह उपन्यास नहीं लग सकता है। हालाँकि, जो वास्तव में बहुत उपन्यास था, वह यह था कि इस प्रदर्शन ने एक नए-नए आविष्कार इंजन का लाभ उठाया। जबकि पिछले एल्वो एमएल इंजेक्शन के कार्यान्वयन ने xDNN इंजन वास्तुकला का लाभ उठाया है, यह नवीनतम डेमो Xilinx DPU IP का एक नया संस्करण लागू करता है, विशेष रूप से एल्वियो के लिए अनुकूलित है। U280 और Xilinx एसएसआईटी उपकरणों.
एल्वियो U280, Xilinx 16nm Ultrascale + फैब्रिक पर आधारित है, एकीकृत HBM2 मेमोरी को सपोर्ट करता है। यह मेमोरी FPGA फैब्रिक से सीधे उच्च-प्रदर्शन वाले कठोर एचबीएम नियंत्रक के माध्यम से सुलभ है। Xilinx HBM नियंत्रक 16 स्वतंत्र 256-बिट चौड़े AXI गुलाम बंदरगाहों को एकीकृत करता है। इनमें से प्रत्येक पोर्ट HBM मेमोरी स्पेस के भीतर किसी भी पते को सीधे एक्सेस कर सकता है, जो कि 16 x 16 कड़े हुए AXI क्रॉसिंग स्विच को शामिल करने में सक्षम है। एल्वो U280 8 जीबी एचबीएम 2 का समर्थन करता है, जो 460 जीबी / एस के कुल बैंडविंड का समर्थन करता है (हां, जो उन लोगों के लिए "बाइट्स" के लिए पूंजी "बी" है जो सवाल कर सकते हैं ...)।
यदि आप Xilinx DPU (डीप न्यूरल-नेट प्रोसेसर) आर्किटेक्चर से परिचित हैं, तो आप पहले से ही अवगत हो सकते हैं कि एक प्रमुख लाभ यह है कि यह एक पाइपलाइननुमा वास्तुकला है, जिसमें विषम प्रसंस्करण तत्वों की एक सरणी शामिल है, एक डीएमए, शेड्यूलिंग तर्क, और एक माइक्रो-कोडित इंजन जिसका प्राथमिक कार्य आपके संकलित नेटवर्क ग्राफ के त्वरण को शेड्यूल करना है। इस वास्तुकला का एक प्रमुख लाभ यह है कि यह डेवलपर को कई कम तंत्रिका नेटवर्क पर TDM कॉन्फ़िगरेशन में बहुत कम विलंबता के साथ चलने में सक्षम बनाता है।
DPU का एक अन्य मुख्य लाभ यह है कि मध्यवर्ती सक्रियण को स्थानीय मेमोरी ऑन-चिप में संग्रहीत किया जा सकता है, जिससे बिजली की खपत कम हो जाती है और अनुमान के लिए आवश्यक विलंबता हो जाती है। हालांकि, यह सच है कि स्थानीय स्मृति में सभी मध्यवर्ती सक्रियणों को संग्रहीत करना संभव नहीं है, और यह कि बाह्य मेमोरी को पढ़ने और लिखने के लिए शेड्यूल करने की आवश्यकता बनी हुई है। अधिक इनपुट चैनल, फ़ीचर मैप, और उच्चतर रिज़ॉल्यूशन का उपयोग अनुमान के लिए, मेमोरी फ़ुटप्रिंट जितना बड़ा होता है। HBM2 के साथ आता है… ..
इस प्रदर्शन में, डिजाइन टीम ने U250 पर 280MHz पर चलने वाले दो HBM- सक्षम DPU इंस्टेंस को लागू किया। इन दोनों उदाहरणों में से प्रत्येक 8 टीओपी के शिखर INT4 इंजेक्शन प्रदर्शन का समर्थन करता है। इस प्रदर्शन में इस्तेमाल किया गया U280 1 धाराओं और 8ms विलंबता के समग्र फ्रेम दर के साथ, 200 धाराओं पर इंजेक्शन (MobileNetv8_SSD) चलाता है। और अगर यह पर्याप्त नहीं था, तो प्रत्येक स्ट्रीम के लिए मूल निवासी 720p रिज़ॉल्यूशन पर है (हाँ, 1280 x 720 पहली CONV परत के डीआईएम हैं, उन लोगों के लिए जो सवाल कर सकते हैं… ..)।
Xilinx ALVEO कार्ड वर्कलोड के एक विविध सेट के त्वरण का समर्थन करते हैं और कई अनुप्रयोगों में व्यापक रूप से गोद लेने को देख रहे हैं जहां सामान्य प्रयोजन सीपीयू और जीपीयू के लचीलेपन की कमी एक सीमा है। VITIS और VITIS AI के XDF2019 में हाल ही में घोषणा के साथ, डेवलपर्स खुले और मानक एपीआई और फ्रेमवर्क का लाभ उठा पाएंगे, जो कि डोमेन-विशिष्ट ज्ञान के लिए पूर्व आवश्यकता के बिना "आउट-ऑफ-द-बॉक्स" अनुप्रयोगों में तेजी लाने के लिए होगा। और FPGA विशेषज्ञता।
इस नए प्रतिमान पर पहली नज़र के रूप में देखें https://developer.xilinx.com/ और "डिजाइन मायोपिया" के लिए अपने व्यक्तिगत उपचार के बारे में अधिक जानें।
AI कैमरा डेवलपमेंट पर अधिक रुचि है? क्वेंटन हॉल, एआई सिस्टम आर्किटेक्ट के साथ "त्वरित एअर कैमरा डेवलपमेंट" पर एक वेबिनार के लिए 22 अक्टूबर को हमसे जुड़ें। अधिक जानें और पंजीकरण करें https://event.on24.com/wcc/r/2099987/0590AEFDCE940FE23F526E995EF8FA6E?partnerref=ism.
