सत्यापन वांछित उत्पादन प्राप्त करने के लिए हार्डवेयर डिजाइन की समीक्षा, निरीक्षण या परीक्षण की प्रक्रिया है। पूरी प्रक्रिया एक सवाल के इर्द-गिर्द घूमती है: क्या कल्पना कार्यान्वयन से मेल खाती है? यह प्रश्न पूरे सत्यापन प्रक्रिया में पूछे जाने की आवश्यकता है।
सत्यापन प्रक्रिया की संरचना
किसी भी सत्यापन प्रक्रिया की मूल संरचना इस प्रकार है:
आरआईएससी-वी के मामले पर विचार करें (उच्चारण 'रिस्क-फाइव')। इस बात से कोई इंकार नहीं कर सकता है कि RISC-V एक मजबूत दावेदार है और इसके पास भारी उद्योग का समर्थन है, उदाहरण के लिए, RISC-V इवेंट अधिक प्रदर्शकों को आकर्षित कर रहे हैं। बाजार में दशकों की उपस्थिति के बाद भी, स्टैंडअलोन उपकरणों में एम्बेडेड कोर के रूप में आरआईएससी-वी को अपनाने में कमी है।
अभी तक कोई प्रमाणन और मानकीकरण प्रक्रिया नहीं की गई है और हार्डवेयर या सॉफ्टवेयर स्टैक के किसी भी बिंदु पर कोई प्लग-एंड-प्ले उपलब्ध नहीं है। फिर भी, अगर हम वापस जाते हैं और इतिहास की जांच करते हैं, तो यह परिदृश्य लिनक्स के समान है। आखिरकार, RISC-V भी बड़े उद्योगों में खुले सहयोग के माध्यम से बड़े पैमाने पर बाजार तक पहुंच जाएगा, चाहे वह बड़ा हो या छोटा।
सॉफ़्टवेयर के विपरीत, यदि आप एक एम्बेडेड प्रोजेक्ट पर काम कर रहे हैं तो आपको कोई भी ओपन-सोर्स कोर नहीं मिल सकता है। हम सभी ने सॉफ्टवेयर उद्योग में खुले स्रोत द्वारा शुरू किए गए सार्वभौमिक परिवर्तन को देखा है। एक समान लक्ष्य के साथ, आरआईएससी-वी का उद्देश्य प्रोसेसर डिजाइन पर पेटेंट वास्तुकला प्रभाव को काट देना है। RISC-V में भविष्य के विकास की असीमित क्षमता है क्योंकि यह वास्तुकला पर सॉफ्टवेयर और हार्डवेयर स्वतंत्रता का एक नया स्तर प्रदान करता है; सॉफ्टवेयर की तरह, एक आपूर्तिकर्ता पर भरोसा करने की जरूरत नहीं है।
आरटीई आरआईएससी-वी फाउंडेशन, "आरआईएससी-वी एक स्वतंत्र और खुला निर्देश सेट आर्किटेक्चर (आईएसए) है जो खुले मानक सहयोग के माध्यम से प्रोसेसर नवाचार के एक नए युग को सक्षम करता है"। कैलिफोर्निया विश्वविद्यालय, बर्कले ने तार्किक रूप से पांचवें क्लासिक RISC वास्तुकला को RISC-V का नाम दिया। बहुत सी प्राथमिक सीपीयू कोर के लिए बाहरी मेमोरी को अप्रोच करने की आवश्यकता को कम करके, रॉयल्टी-फ्री और गैर-प्रतिबंधक RISC-V ऊर्जा के उपयोग को कम करता है और गति को काफी हद तक बढ़ाता है। आरआईएससी-वी एक कॉम्पैक्टेड आईएसए है, जो उच्च प्रदर्शन और सुरक्षा के साथ एम्बेडेड अनुप्रयोगों के लिए एकदम सही है, जिसमें निम्न-शक्ति की आवश्यकता भी शामिल है।
RISC-V ISA पर आधारित पहला 'मेड इन इंडिया' कंप्यूटर चिप, SHAKTI प्रोसेसर, वास्तविक दुनिया के अनुप्रयोग के लिए लक्षित है और इसे उद्योगों द्वारा स्वतंत्र रूप से अपनाया जा सकता है (संदर्भ लें) लाभ अधिक जानने के लिए RISC-V की)। Xiaomi समर्थित हुआमी ने हुआंगशान नंबर 1 लॉन्च किया था, एक आरआईएससी-वी पहनने योग्य चिपसेट, पिछले साल। अन्य उदाहरण एनवीडिया और वेस्टर्न डिजिटल हैं; ये कंपनियां क्रमशः अपने ग्राफिक कार्ड और डिस्क ड्राइव का निर्माण करने जा रही हैं RISC-वी.
सिलिकॉन विकास में परीक्षण और सत्यापन सबसे प्रमुख कार्य है और RISC-V प्लेटफ़ॉर्म इसके अपवाद नहीं हैं। उद्योग के अग्रणी सत्यापन उपकरण और विधियों को आरआईएससी-वी आधारित समाधानों को निर्धारित समय और लागत मानदंड के भीतर देने के लिए ऊपरी हाथ होगा। औपचारिक सत्यापन उद्योग को ऐसा करने में मदद करता है; यह उन बगों की खोज करने में मदद करता है जो अक्सर पारंपरिक निर्देशित सत्यापन परीक्षण के साथ किसी का ध्यान नहीं जाता है।
हालाँकि, RISC-V का सत्यापन करने में चुनौतियों का एक गुच्छा है। किसी भी डिजाइन को सत्यापित करने की सबसे बुनियादी चुनौती उच्च नियंत्रणीयता और अवलोकनशीलता है। उसके लिए, उत्तेजना - जो एक संरचना या कुछ व्यवहार हो सकती है - कोड की एक विशिष्ट रेखा को सक्रिय करने के लिए उत्पन्न करने की आवश्यकता है। एक अतिरिक्त उत्तेजना को कोड के पहले से उत्पन्न लाइन को एक आउटपुट पर प्रसारित करने के लिए उत्पन्न करने की आवश्यकता होती है जहां इसे देखा जा सकता है। हम अभिकर्मकों को जोड़ते हैं, विशेष रूप से निम्न-स्तर के अभिकथन, डिजाइन के अंदर एम्बेडेड। अच्छे व्यवहार की पहचान करने में अभिकथन भी सहायक हो सकता है। फिर एक चेकर सही या गलत परिणामों का पता लगाने में उपयोगी है।
RISC-V के साथ जुड़ी एक और बड़ी चुनौती संगतता है। हालांकि पहले से ही RISC-V कोर प्रदान करने वाली पार्टियों की एक बाहरी सीमा है - और यह संख्या भविष्य के भविष्य में काफी बढ़ सकती है - इन कोर को डिजाइन और सत्यापित करने के लिए एक भी केंद्रीय टीम नहीं है। कोर सप्लायर्स और SoC डेवेलपर्स को एक-दूसरे के अनुकूल, ISA- कंप्लायंट और जो अच्छी तरह से वेरिफाइड कोर हैं, डिजाइन बनाने के लिए बहुत सारी चुनौतियों को पार करना पड़ता है।
अंतिम चुनौती जिस पर ध्यान केंद्रित करने की आवश्यकता है वह है सुरक्षा, सुरक्षा और भरोसे की कमजोरियां। कोर (और SoC) डिजाइनों को इन सभी अतिसंवेदनशीलताओं के लिए जांचना चाहिए जो सिस्टम का नियंत्रण लेने के इच्छुक किसी व्यक्ति द्वारा शोषण किया जा सकता है। स्वायत्त वाहनों और सैन्य / एयरोस्पेस जैसे अनुप्रयोगों के निहितार्थ निश्चित रूप से भयानक हो सकते हैं। दोनों मुख्य विक्रेताओं और उपयोगकर्ताओं को एक सत्यापन प्रक्रिया का उपयोग करना चाहिए जो विश्वास, सुरक्षा और सुरक्षा के ऐसे किसी भी उल्लंघन का पता लगाता है।
इस अंतर को पाटने की संभावनाएँ, भले ही कठिन हों, एक असंभव कार्य नहीं है। समाधान मुद्दे की एक समान समझ में निहित है। उपरोक्त चर्चित खतरों का कारण बनता है एक अपरिहार्य समाधान - औपचारिक डिजाइन सत्यापन। औपचारिक सत्यापन एक अन्य सत्यापन विधि है, जिसमें डिज़ाइन दोषों को समाप्त करने का एक ही लक्ष्य है। यह औपचारिक उपकरण और SystemVerilog अभिकथन (SVA) का उपयोग करता है। यह एक निश्चित औपचारिक विनिर्देश के संबंध में इच्छित एल्गोरिदम को मान्य या अमान्य करता है।
सबसे पहले, औपचारिक सत्यापन न केवल पूरी तरह से आज्ञाकारी कोर प्रदान करता है, बल्कि आईएसए विनिर्देश से परे किसी भी अनपेक्षित कार्यक्षमता की पहचान करता है। यह किसी भी हार्डवेयर ट्रोजन का पता लगाता है, डिज़ाइन को स्कैन करता है, और इसे सुरक्षा और भरोसे की कमजोरियों से भी बचाता है।
दूसरे, सुरक्षा एक और मोर्चा है जहाँ औपचारिक सत्यापन मदद करता है; यह मुख्य डिज़ाइन का वजन करता है और सुरक्षा मानकों द्वारा आवश्यक विफलता और विफलता मीट्रिक की गणना करता है। औपचारिक उपकरण न केवल यह साबित करेंगे कि डिज़ाइन वही करता है जो वह करने के लिए निर्दिष्ट है, बल्कि यह भी जाँचें कि यह वह नहीं करता है जो उसे करने की उम्मीद नहीं है और यह बेहतर नियंत्रणीयता और अवलोकन प्रदान करता है।
इसके अतिरिक्त, औपचारिक सत्यापन कार्यात्मक एक से भी बेहतर है। कार्यात्मक सत्यापन करते समय ड्राइवरों, मॉनिटर, मॉडल और चेकर्स के साथ एक परीक्षण मामला उत्पन्न करना होता है। इसके अलावा, बहुत से कोड का मसौदा तैयार किया जाना चाहिए, इससे पहले कि यह आपको अपना प्रारंभिक परीक्षण लिखने में सक्षम बनाता है। इसके विपरीत, औपचारिक सत्यापन में ड्राइवर, मॉनिटर और परीक्षण मामलों को लिखने की कोई अवधारणा नहीं है। उपकरण सभी उत्तेजना उत्पन्न करने और विफलता होने पर वापस रिपोर्टिंग का ख्याल रखता है; आपको बस इतना करना है कि इनपुट को उचित रूप से नियंत्रित करना है और डिज़ाइन विनिर्देश को ध्यान में रखते हुए चेकर्स लिखना है।
लपेटकर
निष्कर्ष निकालने के लिए, तथ्य यह है कि RISC-V को सत्यापित करने से निश्चित रूप से सुरक्षा, सुरक्षा और विश्वास कमजोरियों के अलावा नियंत्रणीयता और अवलोकनशीलता, संगतता की जटिल समस्याएं हैं। ऊपर वर्णित लाभों के साथ औपचारिक सत्यापन, निश्चित रूप से एक बड़ा सुधार है। यह एक उपयुक्त समाधान होगा यदि सही देखभाल वाले लोगों द्वारा अत्यधिक सावधानी के साथ लागू किया जाए - हाथ में मुद्दों को काफी हद तक कम किया जा सकता है।
यह आमतौर पर देखा जाता है कि आरआईएससी-वी इकोसिस्टम की वृद्धि के लिए एक थर्ड पार्टी द्वारा किया गया औपचारिक सत्यापन, सबसे अच्छा और सबसे उपयोगी है। यह एक जैसे समाधान के लिए कई मुख्य विक्रेताओं के लिए कमरे का विस्तार करेगा और इसके साथ RISC-V सेमीकंडक्टर उद्योग के लिए एक टिपिंग पॉइंट होगा।
RISC-V सत्यापन के साथ आरंभ करने के लिए, हमारे साथ संपर्क में मिलता है.
