फाउंड्री या आईडीएम में निर्माण के लिए स्वीकार किए जाने से पहले, आईसी लेआउट शुद्धता सुनिश्चित करने के लिए व्यापक डिजाइन नियम जांच से गुजरते हैं। एंटीना प्रभाव नाम की कोई चीज़ होती है जो चिप निर्माण के दौरान होती है जहां प्लाज्मा-प्रेरित क्षति (पीआईडी) एमओएसएफईटी उपकरणों की विश्वसनीयता को कम कर सकती है। लेआउट डिज़ाइनर पीआईडी का उल्लंघन करने वाले क्षेत्रों को खोजने के लिए डिज़ाइन रूल चेक (डीआरसी) चलाते हैं और फिर सभी चेक पास करने के लिए संपादन करते हैं।
एक पारंपरिक ऐन्टेना डिज़ाइन नियम धातु (या इसके माध्यम से) परत को MOSFET गेट परत तक मापेगा, और यदि क्षेत्र अनुपात बहुत बड़ा है तो एक सुरक्षा डायोड जोड़कर लेआउट को ठीक किया जाना चाहिए।
एक आईसी लेआउट परिदृश्य जिसे ऐन्टेना प्रभावों के लिए एक पारंपरिक डीआरसी संभाल नहीं सकता है, वह एएमएस डिज़ाइनों के लिए है जिसमें कई अलग-अलग पी-प्रकार के कुओं का उपयोग करते हुए कई पावर डोमेन होते हैं जैसा कि नीचे दिखाया गया है। निम्नलिखित चार परिदृश्यों के लिए पथ-आधारित सत्यापन नामक एक नए दृष्टिकोण की आवश्यकता है।
इन चार लेआउट परिदृश्यों का पता केवल एक ईडीए उपकरण द्वारा लगाया जा सकता है जो धातु और एमओएसएफईटी गेट परतों के क्षेत्र की गणना के दौरान उपकरणों, कनेक्टिविटी और विद्युत पथों के बारे में जानता है। यहीं पर कैलिबर PERC सीमेंस ईडीए का उपकरण आता है, क्योंकि यह पीआईडी क्षेत्रों की पहचान करने, इलेक्ट्रोस्टैटिक डिस्चार्ज (ईएसडी) समस्याओं का पता लगाने और आपके डिजाइन समूह द्वारा खोजे जा रहे अन्य पथों का पता लगाने के लिए जटिल पथ-आधारित जांच कर सकता है। कैलिबर पीईआरसी का उपयोग करने के लिए पीआईडी प्रवाह यहां दिया गया है:
आईसी लेआउट पर इस प्रवाह का उपयोग करने और कैलिबर आरवीई परिणाम दर्शक में परिणामों को देखने से पता चला कि एक पीआईडी उल्लंघन पाया गया था, क्योंकि धातु 1 स्तर में एक जोखिम कनेक्शन स्थापित किया गया था, लेकिन सुरक्षा कनेक्शन धातु 2 स्तर तक नहीं हुआ था।
अगले पीआईडी उल्लंघन की पहचान धातु परत और एन-दफन परत (एनबीएल) के असंतुलित क्षेत्र अनुपात से की गई थी। बैंगनी (आरवीई) में हाइलाइट किया गया क्षेत्र पीड़ित डिवाइस है।
पूर्ण पीआईडी कवरेज प्राप्त करने के लिए आपकी डिज़ाइन टीम को पारंपरिक डीआरसी-आधारित एंटीना जांच और पथ-आधारित जांच दोनों का उपयोग करना होगा। एक निवारक कदम के रूप में डिज़ाइन चरणों के आरंभ में डीआरसी-प्रकार की जाँच चलाएँ। जैसे ही एक लेआउट में अधिक धातु कनेक्शन पूरे हो जाते हैं, तो अलग-अलग पी-प्रकार के कुओं में पथ बनाए जाते हैं, अब पूर्ण कवरेज प्रदान करते हुए पथ-आधारित सत्यापन जोड़ने का समय आ गया है।
इस शुरुआती आईसी लेआउट में यह पुष्टि करने के लिए पारंपरिक डीआरसी-आधारित एंटीना जांच चलाने का समय आ गया है कि लेआउट पीआईडी सत्यापन से गुजरता है।
चूंकि आईसी लेआउट में अधिक धातु पथ जोड़े जाते हैं, तो पथ-आधारित टूल का उपयोग करने का समय आ गया है, क्योंकि यह जोखिम कनेक्शन और सुरक्षा कनेक्शन दोनों को ठीक से समझता है।
सारांश
उपयोग की जा रही फाउंड्री या फैब प्रक्रिया द्वारा निर्धारित विश्वसनीयता और उपज आवश्यकताओं को पारित करने के लिए आईसी लेआउट को कठोर डिजाइन नियमों को पूरा करना होगा। पारंपरिक डीआरसी-आधारित एंटीना डिज़ाइन नियमों का उपयोग अभी भी शुरुआती चरण के लेआउट के लिए किया जा सकता है, लेकिन चूंकि इंटरकनेक्ट को पूरा करने के लिए अधिक धातु परतें जोड़ी जाती हैं, तो कैलिबर पीईआरसी के साथ पथ-आधारित जांच आवश्यक हो जाती है।
जैसे ही अलग-अलग पी-कुओं में पथ स्थापित होते हैं, कैलिबर पीईआरसी के पथ-आधारित प्रवाह का उपयोग आईपी, ब्लॉक/मॉड्यूल और यहां तक कि साइनऑफ़ के लिए पूर्ण-चिप स्तरों पर आईसी लेआउट की जांच करने के लिए किया जा सकता है। इसलिए विश्वसनीयता और उपज लक्ष्यों को पूरा करने के लिए दोनों प्रवाहों का एक साथ उपयोग करने की अनुशंसा की जाती है।
पढ़ना तकनीकी कागज सीमेंस ऑनलाइन पर।
संबंधित ब्लॉग
इस पोस्ट को इसके माध्यम से साझा करें:
- एसईओ संचालित सामग्री और पीआर वितरण। आज ही प्रवर्धित हो जाओ।
- प्लेटोडेटा.नेटवर्क वर्टिकल जेनरेटिव एआई। स्वयं को शक्तिवान बनाएं। यहां पहुंचें।
- प्लेटोआईस्ट्रीम। Web3 इंटेलिजेंस। ज्ञान प्रवर्धित। यहां पहुंचें।
- प्लेटोईएसजी. कार्बन, क्लीनटेक, ऊर्जा, पर्यावरण, सौर, कचरा प्रबंधन। यहां पहुंचें।
- प्लेटोहेल्थ। बायोटेक और क्लिनिकल परीक्षण इंटेलिजेंस। यहां पहुंचें।
- स्रोत: https://semiwiki.com/eda/342918-checking-and-fixing-antenna-effects-in-ic-layouts/
