Logo Zéphyrnet

Circuit de prélecture des instructions des processeurs Intel 8088 et 8086

Date :

<img decoding="async" data-attachment-id="671481" data-permalink="https://hackaday.com/2024/03/28/the-intel-8088-and-8086-processors-instruction-prefetch-circuitry/8088_die-labeled_c7cdbe/" data-orig-file="https://zephyrnet.com/wp-content/uploads/2024/03/the-intel-8088-and-8086-processors-instruction-prefetch-circuitry-1.jpg" data-orig-size="2975,3135" data-comments-opened="1" data-image-meta="{"aperture":"0","credit":"","camera":"","caption":"","created_timestamp":"0","copyright":"","focal_length":"0","iso":"0","shutter_speed":"0","title":"","orientation":"0"}" data-image-title="8088_die-labeled_c7cdbe" data-image-description data-image-caption="

La puce 8088 au microscope, avec les principaux blocs fonctionnels étiquetés. Cette photo montre la couche métallique unique de la puce ; le polysilicium et le silicium sont en dessous. (Crédit : Ken Shirriff)

" data-medium-file = "https://zephyrnet.com/wp-content/uploads/2024/03/the-intel-8088-and-8086-processors-instruction-prefetch-circuitry.jpg" data-large- file="https://zephyrnet.com/wp-content/uploads/2024/03/the-intel-8088-and-8086-processors-instruction-prefetch-circuitry-1.jpg?w=593″ class=" taille moyenne wp-image-671481″ src=”https://zephyrnet.com/wp-content/uploads/2024/03/the-intel-8088-and-8086-processors-instruction-prefetch-circuitry.jpg” alt=”La puce 8088 au microscope, avec les principaux blocs fonctionnels étiquetés. Cette photo montre la couche métallique unique de la puce ; le polysilicium et le silicium sont en dessous. (Crédit : Ken Shirriff) » width= »380″ height= »400″ srcset= »https://zephyrnet.com/wp-content/uploads/2024/03/the-intel-8088-and-8086-processors- instruction-prefetch-circuitry-1.jpg 2975w, https://zephyrnet.com/wp-content/uploads/2024/03/the-intel-8088-and-8086-processors-instruction-prefetch-circuitry-1.jpg ?resize=237,250 237w, https://zephyrnet.com/wp-content/uploads/2024/03/the-intel-8088-and-8086-processors-instruction-prefetch-circuitry-1.jpg?resize=380,400 380w , https://zephyrnet.com/wp-content/uploads/2024/03/the-intel-8088-and-8086-processors-instruction-prefetch-circuitry-1.jpg?resize=593,625 593w, https:// zephyrnet.com/wp-content/uploads/2024/03/the-intel-8088-and-8086-processors-instruction-prefetch-circuitry-1.jpg?resize=1458,1536 1458w, https://zephyrnet.com /wp-content/uploads/2024/03/the-intel-8088-and-8086-processors-instruction-prefetch-circuitry-1.jpg?resize=1943,2048 1943w” tailles=”(largeur maximale : 380 px) 100vw, 380px”>

La puce 8088 au microscope, avec les principaux blocs fonctionnels étiquetés. Cette photo montre la couche métallique unique de la puce ; le polysilicium et le silicium sont en dessous. (Crédit : Ken Shirriff)

La prélecture du cache permet aux processeurs de disposer de données et/ou d'instructions prêtes à être utilisées dans un cache local rapide plutôt que d'avoir à attendre qu'une requête de récupération parvienne à la RAM du système et inversement. Le processeur Intel 8088 (et son grand frère 8086) a été parmi les premiers microprocesseurs à implémenter la prélecture (d'instructions) dans le matériel, ce qui [Ken Shirriff] a analysé basé sur les images de ce célèbre processeur. Ceci suit l'analyse approfondie de l'année dernière dans le matériel de prélecture du 8086, avec (sans surprise) de nombreuses similitudes entre ces deux microprocesseurs, ainsi que quelques différences qui sont principalement dues au bus de données 8088 bits réduit du 8.

Alors que le 8086 dispose de 3 emplacements de 16 bits dans le prélecture d'instructions, le 8088 dispose de 4 emplacements de 8 bits chacun. Le matériel de prélecture fait partie de l'unité d'interface de bus (BIU), qui découple efficacement le processeur réel (unité d'exécution ou EU) de la RAM système. Alors que les MPU précédents étaient entièrement déterministes, les instructions étant chargées à partir de la RAM puis exécutées, la prélecture des 8086 et 8088 signifiait que de telles hypothèses n'étaient plus vraies. Les fonctionnalités ajoutées dans le BIU signifiaient également que le pointeur d'instruction (IP) et les registres associés étaient déplacés vers le BIU, tandis que la logique du tampon en anneau autour de la file d'attente devait d'une manière ou d'une autre maintenir le bon fonctionnement de la file d'attente et des décalages du pointeur dans la RAM.

Même si de nos jours les processeurs disposent de caches multi-niveaux beaucoup plus complexes, mesurés en kilo-octets et en mégaoctets, il est fascinant de voir où tout a commencé, avec seulement quelques octets et une logique matérielle relativement simple que vous suivez facilement au microscope. .

spot_img

Dernières informations

spot_img