Logo Zéphyrnet

Résumé du document technique sur l'industrie des puces : 13 février

Date :

Feuille de route d’emballage avancée ; SoC hétérogènes ; intervalles de simulation pour la mémoire cache ; correction d'erreurs au-delà des limites pour la DRAM ; mesure par STEM pixélisée et holographie électronique hors axe ; qubits donneurs dans le silicium ; Assertions de vérification matérielle via multi-LLM ; MTJ à nm unique.

popularité

Nouveaux documents techniques ajoutés à Semiconductor Engineering bibliothèque cette semaine.

Document technique Organismes de recherche
Feuille de route de fabrication pour l’intégration hétérogène et le packaging électronique (MRHIEP) SEMI ET UCLA
HAUT : Vers un environnement ouvert et prévisible SoC hétérogènes Université de Bologne, ETH Zurich et UC San Diego
Améliorer la représentativité des intervalles de simulation pour le Système de mémoire cache Université Complutense de Madrid, imec et KU Leuven
Démêler les codes : correction d'erreurs rapide, robuste et au-delà des limites pour DRAM Rambus
Mesure des propriétés électriques dans les dispositifs semi-conducteurs par STEM pixélisée et holographie électronique hors axe (ou faisceaux convergents vs ondes planes) CEA-LETI à l'Université Grenoble Alpes et à l'EPFL
Couplage de superéchange de qubits donneurs dans silicium Université de Nouvelle-Galles du Sud
AssertLLM : génération et évaluation d'assertions de vérification du matériel à partir des spécifications de conception via Multi-LLM Université de science et de technologie de Hong Kong
Jonctions tunnel magnétiques CoFeB/MgO d'un seul nanomètre à haute rétention et capacités à grande vitesse Université du Tohoku, Université de Lorraine et Inamori Research Institute for Science

Plus lecture
Accueil de la bibliothèque de documents techniques

Liz Allen

  (Tous les messages)

Liz Allan est rédactrice associée chez Semiconductor Engineering.

spot_img

Dernières informations

spot_img