Zephyrnet-Logo

CXL-Verifizierung. Eine Siemens EDA-Perspektive

Datum:

Inmitten der Buchstabensuppe von Inter-Die/Chip-kohärenten Zugriffsprotokollen gewinnt CXL stark an Zugkraft. Ursprünglich von Intel für Cross-Board- und Cross-Backplane-Konnektivität zu Beschleunigern verschiedener Typen (GPU, KI, Warmspeicher usw.) vorgeschlagen, sitzt jetzt ein Who-is-Who der System- und Chipfirmen auf dem Board, zusammen mit einer ebenso beeindruckenden Liste der beitragenden Mitglieder. Der Standard ermöglicht eine kohärente gemeinsame Speichernutzung zwischen einem zentralen Prozessor/CPU-Cluster mit seinem eigenen Cache-kohärenten Speichersubsystem, mit Speicher/Caching auf jedem von mehreren Beschleunigersystemen. Dies vereinfacht das Leben für Softwareentwickler erheblich, da die Speicherkonsistenz in Hardware verwaltet wird. In der Software müssen Sie sich darüber keine Gedanken machen; es ist alles nur ein einheitliches Speichermodell, unabhängig davon, ob die Software auf dem Prozessor oder auf einem Beschleuniger läuft.

CXL und PCIe

Als von Intel initiierter Standard liegt CXL auf PCIe (ebenso wie NVMe, aber das ist eine andere Geschichte). PCIe bietet bereits den physikalischen Schnittstellenstandard, außerdem die Protokolle und das Verkehrsmanagement für die IO-Kommunikation. Darauf baut CXL für die Speicher- und Cache-Kommunikation zwischen Geräten auf. Dies macht es zu einem komplexen Protokoll, das von Anfang an verifiziert werden muss und die PCIe-Konformität nur als Ausgangspunkt erfordert.

CXL-Schichten auf den drei PCIe-Protokollen:

  • io für die Konfiguration und eine Vielzahl von Verwaltungsfunktionen
  • Cache, der Peripheriegeräten Zugriff auf den Hostspeicher mit geringer Latenz bietet
  • Speicher, der es dem Host ermöglicht, kohärent auf Speicher zuzugreifen, der an angeschlossene CXL-Geräte angeschlossen ist

Die Kohärenzanforderung fügt weitere Komplikationen hinzu, wie z. B. die Einhaltung des zugehörigen Kohärenzprotokolls (z. B. MESI). Fügen Sie auch Integrity and Data Encryption (IDE) hinzu, um eine sichere Verbindung und Datenverarbeitung zu gewährleisten. Wenn man all dies zusammenfasst, wird klar, dass die CXL-Protokollprüfung ein sehr komplexes Unterfangen ist, für das ein klar definierter VIP enorm hilfreich wäre.

Questa VIP für CXL

Siemens EDA hat einen Questa VIP entwickelt, um diesem Bedarf gerecht zu werden. QVIP kann beliebige oder alle CXL-konformen Komponenten in einem System, einschließlich IDE, modellieren und vollständig konforme Stimuli in Host-, Geräte- oder passiven Geräterollen erzeugen. Der VIP wird mit einem umfassenden Verifizierungsplan geliefert, der einfache und komplexe Szenarien abdeckt. Das VIP wird mit vordefinierten Sequenzen geliefert, um die Generierung dieser Szenarien zu unterstützen. Checker werden bereitgestellt, um die Einhaltung des Kohärenzprotokolls der Wahl zu validieren, auch um die Datenintegrität durch Cache-Lesevorgänge, -Schreibvorgänge und -Aktualisierungen zu validieren.

Wenn ein Problem gefunden wird, möglicherweise an anderer Stelle im System, bietet das VIP eine detaillierte Protokollierung, sowohl von Gerät zu Host als auch von Host zu Gerät. Dadurch werden alle Informationen über die CXL-Verbindung nach Zeitstempel protokolliert, was die Rückverfolgung von Problemen zu Transaktionen vereinfacht. Es ist auch möglich, detaillierte Debug-Meldungen zu aktivieren. Sobald Sie ungefähr wissen, wo Sie suchen möchten, können Sie detaillierte Transaktionsinformationen in beide Richtungen abrufen.

Zur Abdeckung schließlich ist der mit dem VIP gelieferte Testplan so konzipiert, dass er Sie zu einer hohen Abdeckung Ihrer CXL-Compliance-Tests führt. Tabelleneinträge definieren das Haupttestziel, und jedes Ziel wird mit vordefinierten Coverpoints geliefert. Sie können die Gewichtungen für diese entsprechend Ihren Verifizierungszielen anpassen. Es ist also ein All-in-One-Paket: VIP, Testplan, Debug-Unterstützung und Abdeckung. Sie müssen nur Ihre Menüauswahl eingeben.

CXL scheint die Multi-Chip/Chiplet-Lösung der Wahl für die kohärente gemeinsame Speichernutzung zu sein. Dies bedeutet, dass Sie davon ausgehen sollten, dass dies eine größere Rolle bei der Verifizierungsplanung spielen wird. Wenn Sie mehr über die Questa Verification IP-Lösung erfahren möchten, klicken Sie hier KLICKEN SIE HIER.

Teile diesen Beitrag über:

spot_img

Neueste Intelligenz

spot_img