Zephyrnet লোগো

GenAI দ্বারা উত্পন্ন RTL ডিজাইনে হার্ডওয়্যার CWE যাচাই করা

তারিখ:

Infineon Technologies-এর গবেষকরা "All Artificial, Less Intelligence: GenAI through the Lens of Formal Verification" শিরোনামের একটি নতুন প্রযুক্তিগত গবেষণাপত্র প্রকাশ করেছেন।

বিমূর্ত
"আধুনিক হার্ডওয়্যার ডিজাইন ক্রমবর্ধমান দক্ষ এবং জটিল হয়ে উঠেছে। যাইহোক, তারা প্রায়ই সাধারণ দুর্বলতা গণনা (CWEs) এর জন্য সংবেদনশীল। এই কাগজটি রিজেনারেটিভ আর্টিফিশিয়াল ইন্টেলিজেন্স (AI) দ্বারা চালিত লার্জ ল্যাঙ্গুয়েজ মডেল (LLMs) থেকে SystemVerilog-এ লেখা হার্ডওয়্যার ডিজাইনের ডেটাসেটে CWE-এর আনুষ্ঠানিক যাচাইকরণের উপর দৃষ্টি নিবদ্ধ করা হয়েছে। আমরা প্রতিটি হার্ডওয়্যার ডিজাইনকে দুর্বল বা CWE-মুক্ত হিসাবে শ্রেণীবদ্ধ করার জন্য আনুষ্ঠানিক যাচাইকরণের আবেদন করেছি। এই ডেটাসেটটি 4টি ভিন্ন এলএলএম দ্বারা তৈরি করা হয়েছে এবং আমাদের কাগজে লক্ষ্য করা 10টি CWE-এর প্রতিটির জন্য ডিজাইনের একটি অনন্য সেট বৈশিষ্ট্য রয়েছে। আমরা 60,000 জেনারেট করা SystemVerilog রেজিস্টার ট্রান্সফার লেভেল (RTL) কোডের ডেটাসেটের জন্য চিহ্নিত দুর্বলতাগুলিকে CWE নম্বরের সাথে যুক্ত করেছি। এটাও পাওয়া গেছে যে বেশিরভাগ এলএলএম কোন হার্ডওয়্যার সিডব্লিউই সম্পর্কে সচেতন নয়; তাই হার্ডওয়্যার কোড তৈরি করার সময় সাধারণত সেগুলি বিবেচনা করা হয় না। আমাদের অধ্যয়ন প্রকাশ করে যে LLMs দ্বারা উত্পন্ন হার্ডওয়্যার ডিজাইনের প্রায় 60% সিডব্লিউই প্রবণ, যা সম্ভাব্য নিরাপত্তা এবং নিরাপত্তা ঝুঁকি তৈরি করে। ডেটাসেটটি সিডব্লিউই-প্রবণ হার্ডওয়্যার ডিজাইন তৈরি করা থেকে বিরত থাকার জন্য এলএলএম এবং মেশিন লার্নিং (এমএল) অ্যালগরিদম প্রশিক্ষণের জন্য আদর্শ হতে পারে।"

প্রযুক্তি খুঁজুন এখানে কাগজ. মার্চ 2024 প্রকাশিত।

গাড্ডে, দীপক নারায়ণ, আমান কুমার, টমাস নালাপট, ইভগেনি রেজুনভ এবং ফ্যাবিও ক্যাপেলিনি। "সমস্ত কৃত্রিম, কম বুদ্ধিমত্তা: আনুষ্ঠানিক যাচাইকরণের লেন্সের মাধ্যমে GenAI।" (2024)।arXiv:2403.16750v1

স্পট_আইএমজি

সর্বশেষ বুদ্ধিমত্তা

স্পট_আইএমজি